UNE ETUDE COMPARATIVE DES NIVEAUX DPI SUR UN CI BMS AVEC UN MODELE ANALYTIQUE DES RESONANCES
Résumé
En ce qui concerne l'immunité contre les interférences électromagnétiques (IEM) d'un circuit intégré de management de batteries (CI BMS), les pistes de PCB (Printed Circuit Board), les composants externes et l'impédance présentée par le BMS ont un rôle majeur. Dans la plupart des cas, les problèmes de compatibilité électromagnétique (CEM) sont rapportés dans les dernières phases de tests d'un produit ce qui peut engendrer des changements de conception augmentant ainsi les couts et le temps de lancement du produit dans le marcher. Dans ce contexte, ce travail propose de montrer l'impact des composants externes, pistes de PCB et architecture de protection Hot-Plug (HP) sur le bruit couplé au niveau du CI BMS. Un model analytique basé sur la théorie des réseaux à échelle (ladder networks) est utilisé afin de formuler les fréquences de couplage maximal de bruit sous un choix moins couteux de composants externes. Ce modèle est ensuite utilisé dans la comparaison de deux architectures de protection HP en termes de bruit couplé sur le CI BMS.
Origine | Fichiers produits par l'(les) auteur(s) |
---|