La réduction de taille des technologies actives permet d’envisager des applications vers des fréquences toujours plus élevées. Cependant, l’exploitation de ces bandes de fréquences nécessite une redéfinition fondamentale des architectures en raison de pertes plus conséquentes qu’aux basses fréquences ; c’est de cette assimilation de nouvelles architectures à base de réseaux d’antennes directives programmables, conjointement à l’utilisation de technologies performantes que les fréquences supérieures à 30 GHz peuvent être pleinement exploitées pour des applications télécoms, de défense et commerciales. Dans les architectures notamment adoptées pour la génération de systèmes de communications 5G, les besoins concernent tout aussi bien une forte intégration hardware qu’un besoin en puissance élevé dans les bandes Ku, K et Ka. De plus, le gain en maturité technologique des filières à grande bande interdite GaN les rend éligibles pour prétendre à la conception des modules de puissance à ces fréquences. En effet, les circuits Tx-Rx réalisés traditionnellement en technologie SiGe ou GaAs se voient de plus en plus associés à (voire sont remplacées par) des éléments en technologie GaN. Les tendances d’utilisation de cette technologie ne la limitent plus au segment de la puissance pour l’amplification haute fréquence. Des récepteurs robustes ont prouvé l’intérêt de cette technologie en étage de réception (LNA), et d’autres travaux font état de performances avantageuses pour la synthèse d’oscillateurs stables hautes fréquences. C’est dans cette logique que le fondeur OMMIC a souhaité compléter la gamme des produits déjà disponibles, en motivant une étude sur la conception de puces multi-fonctions (atténuateurs-déphaseurs programmables) MMIC en technologie GaN. Ce travail a pour but de démontrer à terme les avantages que l’on peut tirer de modules totalement intégrés GaN d’une part, et de réaliser les premiers travaux de core-chip en bande Ka sur cette technologie GaN d’autre part. En effet, il n’existe pas à notre connaissance de circuit de contrôle du signal (core-chip) réalisé dans cette technologie. Cette thèse a donc pour double objectif de démontrer la faisabilité de tels circuits, et de proposer une méthodologie de conception pour tendre vers les meilleures performances possibles. Pour atteindre le premier objectif, après une étude bibliographique approfondie, nous savons que la technologie à effet de champ GaN ne présente pas les propriétés intrinsèques les plus favorables pour réaliser de telles fonctions ; une analyse spécifique de chaque circuit est réalisée sur deux types de réalisations (cellules single ended et différentielles). Cela représente donc un challenge de répondre à ce premier objectif. C’est pour cela que, dans un deuxième temps, nous avons porté un effort spécifique sur la méthodologie de conception, qui se décline en deux parties : la conception des cellules individuelles du core-chip puis la mise en commun de celles-ci. Nous nous sommes rendu compte qu’une mauvaise maîtrise de cette étape d’assemblage des cellules pouvait aboutir à des performances dégradées. Une étude systématique et analytique du rôle des différents paramètres (adaptation en impédance et erreur fonctionnelle en amplitude et en phase) à l’échelle de chaque cellule de déphasage (6 cellules) ou d’atténuation (5 cellules) permet d’apprécier leur impact sur le comportement global du système. Par conséquent, nous avons développé un algorithme de dénombrement capable d’identifier les agencements de cellules induisant les meilleurs niveaux de performances. Cette méthodologie a été appliquée à la conception de core-chips single-ended et différentiels centrés sur la bande 30 – 40 GHz. Une comparaison de ces deux approches est également menée.